首届中国计算机学会芯片大会召开，宋继强分享英特尔最新底层技术创新进展

2022 年 8 月 01 日
本文字数：2888 字
阅读完需：约 9 分钟

2022 年 7 月 30 日，英特尔研究院副总裁、英特尔中国研究院院长宋继强博士出席了由中国计算机学会主办的第一届“中国计算机学会芯片大会”，并发表了题为“坚持半导体底层技术创新，激发算力千倍级提升”的主题演讲。在演讲中，针对“突破算力瓶颈，满足多元计算需求”这一产学研界所普遍关注的热门话题，宋继强博士分享了英特尔的最新洞察，以及在相关领域所取得的技术进展。

英特尔研究院副总裁、英特尔中国研究院院长宋继强博士

中国目前正走在全球数字化转型浪潮的前列，发展数字经济也成为中国把握新一轮科技革命和产业变革新机遇的战略选择。宋继强表示，对数字经济的发展而言，底层基础设施提供的算力、计算效率等方面的支持十分关键，此外，为了让这些基础设施的性能得到最大限度的发挥，需要构造一个以能源、计算能效性为优先综合布局的新型算力网络。中国开始布局“东数西算”工程，也正是基于计算和网络融合的需要。

因此，在数字经济的增长过程中，对算力的需求会“水涨船高”，一方面，数据量会保持指数级增长，另一方面，数据形态也会越来越多元化，对计算的实时性和智能化处理能力的要求也越来越高。从数据量和质来看，传统的单一计算架构肯定会遇到性能和功耗的瓶颈。为了应对这一挑战，宋继强强调，首先要突破算力的瓶颈，通过不同的方式解决多样化数据的计算有效性，而在提升算力的同时，还需要考虑到“绿色计算”这个主题，以能量优化的方式解决数据处理的问题。

发展异构计算与异构集成技术

基于这两点原则，宋继强认为异构计算和异构集成是算力突破的新抓手。异构计算就是用不同的架构处理不同类型的数据，真正做到“用好的工具解决好的问题”。异构集成则可以把不同工艺下优化好的模块更好地集成到未来的解决方案当中，从而更加高效地处理复杂计算。

宋继强表示，建立完整的异构计算体系需要软硬件结合，在硬件上，需要“全面发展”，有不同的架构积累，在软件上，也需要有一套方便且好用的软件，只需上层应用者指定功能需求，下层就可以随着异构变化。具体到英特尔自身的异构计算布局，表现为“XPU+oneAPI”，既有非常全面的硬件架构布局，覆盖从终端到边缘再到服务器，在 CPU、GPU、IPU、FPGA、AI 加速器等领域，都有具有代表性的成熟产品，又有 oneAPI 这一开放统一的跨架构编程模型，让现有的和未来将出现的新硬件都能很好地发挥能力。oneAPI 也在全球积极开展各项合作，去年还和中科院计算所联合建立了中国首个 oneAPI 卓越中心。

实现异构计算常常需要将不同制程节点的芯片封装在同一个大封装里，这时就需要应用异构集成，也就是先进封装技术，来满足尺寸、成本、带宽等方面的要求。宋继强介绍，英特尔在异构集成上主要有两项技术，2.5D 封装技术 EMIB 能把在平面上集成的芯片很好地连接起来，3D 封装技术 Foveros 则可以通过把不同尺寸的芯片在垂直层面上封装，进一步降低封装凸点的间距，提高封装集成的密度。

宋继强进一步补充，Foveros Omni 和 Foveros Direct 是英特尔在 3D 封装上未来会使用的两种技术。在上面是一个大的芯片，底下是几个小芯片的时候，Foveros Omni 可以把不同芯片之间互连的接触点间距微缩到 25 微米，同时还可以通过封装边上的铜柱直接给上层芯片供电，和 EMIB 相比有接近 4 倍的密度提升。Foveros Direct 则通过一种更高级的不需要焊料、直接让铜对铜键合的技术，实现更低电阻的互连，进一步缩小凸点间距到 10 微米以下，将整个互连的密度提升到新的数量级。

目前，英特尔迄今为止最复杂的高性能计算 SoC Ponte Vecchio 就运用了英特尔在异构计算和异构集成上的新技术，集成了来自 5 个不同制程节点的 47 种不同晶片，而下一代旗舰级数据中心 GPU 代号 Rialto Bridge 将进一步大幅提高计算密度、性能和效率，同时通过 oneAPI 提供软件一致性。

坚持推进摩尔定律

为了突破算力瓶颈，在异构计算与异构集成技术之外，还需要坚持推进摩尔定律，打造功耗更低，性能更强的半导体。宋继强在演讲中也介绍了英特尔的制程工艺革新和路线图。

宋继强表示，英特尔的制程工艺革新主要包括以下三大技术：在工具上，英特尔将自 Intel 4 开始使用下一代基于高数值孔径的极紫外光刻机（EUV）技术，降低整个制程工艺的复杂度，提高良率；在晶体管结构上，Intel 20A 将使用全新的 RibbonFET 结构，进一步降低平面上晶体管所占面积，同时可以有更快的驱动速度，也增加驱动电流的强度；在供电层面，Intel 20A 同样将启用全新的 PowerVia 技术，实现底部给所有上层功能逻辑部件供电，把供电层和逻辑层完全分开，从而可以更有效地使用金属层，大幅减少绕线和能量消耗。

在路线图方面，英特尔计划在四年内推进五个制程节点：Intel 7 已经开始批量出货；Intel 4 将于今年下半年投产，采用 EUV 技术，将晶体管的每瓦性能将提高约 20%；Intel 3 将于 2023 年下半年投产，在生产过程当中会更大量地使用 EUV，在每瓦性能上实现约 18%的提升；Intel 20A 预计将于 2024 年上半年投产，通过 RibbonFET 和 PowerVia 这两项技术在每瓦性能上实现约 15%的提升；最后，Intel 18A 预计将于 2024 年下半年投产，在每瓦性能上将实现约 10%的提升。宋继强表示，目前英特尔在 Intel 18A 和 Intel 20A 上都取得了不错的进展。

探索前沿研究领域

展望未来，一些新兴、前沿研究领域有望为计算带来更多的可能性。宋继强分享了英特尔在以下三个领域所取得的主要进展：组件研究、神经拟态计算和集成光电。

在组件研究上，英特尔的工作主要围绕三方面展开：第一，是提供更多的核心微缩技术，涵盖混合键合（hybrid bonding）技术、CMOS 晶体管 3D 堆叠技术和对晶体管新材料的探索；第二，通过叠加新的晶体管材料和结构，给硅晶体管注入新的功能，包括增强模式的高 K 氮化镓晶体管和硅 FinFET 晶体管的组合技术，以及反铁电体材料的嵌入式内存；第三，是量子领域的工作，包括应用在逻辑计算的磁电自旋电子器件，磁畴壁电子器件和 300 毫米量子比特制程工艺流程。

神经拟态计算可以直接模拟人类神经元的形式构造芯片底层的计算单元，再通过脉冲神经网络的方式编程实现人工智能算法，与传统上主要使用 CPU 和 GPU，靠堆乘加器的方式提供算力的模式相比，可以实现能效比千倍级以上的提升。宋继强介绍，目前英特尔的神经拟态计算芯片已经发展到了第二代 Loihi 2，基于 Intel 4 制程工艺，速度比上一代提升了 10 倍，单个芯片里的神经元数量也提升了 8 倍，达到 100 万。同时，英特尔也推出了一套完整的开源的软件框架 Lava 对神经拟态计算的开发提供全面支持，并和北京大学、复旦大学、鹏城实验室、中科院自动化所、联想等近 200 家国内外合作伙伴一起提升计算的效率。

在集成光电上，英特尔则致力于大幅提高光电转换效率。在关键技术构建模块上，英特尔基于 CMOS 工艺，实现了在一个平台上集成所有的关键光学技术构建模块，包括光的产生、放大、检测、调制等等，大幅降低了尺寸和功耗；在器件层面，英特尔研制了一个集成在硅晶圆上的 8 波长激光器阵列，提升了准确性和能效比，为以后光电共封装和光互连器件的量产铺平了道路。此外，英特尔也继续和大学合作，在高速光互连、I/O 技术、性能扩展和节能方面做广泛的研究。