CST 如何生成简单通用的 IBIS 模型文件

首先，IBIS 模型是最常用、最准确的描述数字器件输入输出的模型，通常 IC 供应商会提供。但是，也有的时候没有提供 IBIS 文件，通常这种情况下做时域信号仿真便很艰难。所谓巧妇难为无米之炊，今天我们看看 CST 隐藏的一个小功能，生成通用的 IBIS 文档，做到无米但是有方便面。

Step1. 打开 PCB 工作室，正常导入 PCB 文件，线路 Auto-tagging，元件 IC 作为 I/O 输入输出，无 IBIS 文件，所以无法用 Assign Model。

Step2. 选择 SITD 求解器，选择需要生成 IBIS 模型的针脚，定义任意激励信号 Stimulus，这样才能生成仿真任务。

Step3. 在 Model 处，选择 Edit 编辑，里面的数字信号相关参数就是 IBIS 的参数。

 硅芯片电容 C_comp 可以用 C-up/down 定义，封装参数可以用针脚参数定义。

Step4. 生成三维仿真任务 MWS 或电路任务 Schematic：

在生成的子任务的电路中，新的 IBIS 便自动生成:

 Step5. 可前去其位置查看或拷贝 ：

…\ProjectFolder\SP\SP1\Model\DS\ExternalProjects\

也可电路中右键开其属性，然后用 IBIS Viewer 查看，I/V 曲线是简单的内阻模型。

具体参数定义参考帮助文档：

补充内容，SITD 中有 Termination 可以修改，能够快速查看不同的负载对 IBIS 驱动器输出的的影响。

这个负载是自动生成的 SPICE 文件，处于 IBIS 缓冲器和三维电路之间，这种 SPICE 是含这里 Model 信息的，比如针脚 in 电阻和 IBIS 一致。

总结，该功能很多人不知道，因为生成的模型虽简单，但很救火，最重要的是能够跟实测效果吻合的非常好，很适合没有真正 IBIS 模型的情况。

CST如何查看阵列天线的副相一致性

CST软件基于曲线偶极子的宽带全向圆极化天线设计

CST仿真实例145:电感谐波loss仿真分析