CST 软件的 IC 封装的 RLC 提取以及等效电路
之前介绍了 pRLCG 求解器，本期分享一篇关于 CST 的 IC 封装线的寄生参数提取的具体应用案例。同时也借用这个例子，看一下如何拆分等效电路模型。Step0 导入模型我们会介绍如何提取 BGA 到 DIE 的寄生参数，如下图所示：
我们会用 pRLCG 求解器来提取下图虚线出的寄生参数，从 BGA->routing->Bond Wire。
Step1 设置材料，频率范围和边界条件所有的材料无论金属还是介质都需要设置成 Normal，并设置相应的电导率，如下图所示：
本例中我们仿真到 100MHz，如下图所示：
边界条件目前支持电壁和磁壁两种。如果没有设置 RLC Ground 的情况下，电壁上的电势为零，而磁壁则代表平均电势为零。如果设置了 RLC Ground，则 RLC Ground 的电势为 0。边界条件的大小以及类型都会影响到仿真结果，所以需要特别搞清需要的物理含义和状态。本例中的边界如下图所示：
Step2 设置 Node
这一步相当于设置端口，本例中我们想要了解每一段走线的寄生参数，可以沿着走线设置多个 Node。
首先，先设置 GNDNode，通过 Pick Face 选中参考地的面并设置为 RLC Ground，这里的地必须是 PEC。
接着设置 Rounting 和 Bondwire 上的 Node，选中一个面，再选择 RLC Node，如下图所示：
这样如下图，设置了 8 个 Node，1#是 BGA 的进口，2#是 Rounting 线的入口，3#是 Bondwire 的入口，4#是到达 Die 的位置，5#到 8#也是同样的情况，如下图所示：
这样，最终的 Nodes 如下图所示：
比如这里有两条平行的线，通过设置多个 Node 可以就可以分开计算并得到独立的 RLCG 寄生参数，比如走线本身的自感，电阻。平行走线之间的电容，走线和走线之间的互感和互容等，但实际的 Spice 模型我们只需要 1#4#5#8#，四个对外的引脚，我们可以仅仅对那四个 Node 设置 terminal,如下图所示：
Step3 设置求解器开始仿真
这里我们把那些 Node 都创建成一对对的 Pair，总共这里是 6 对，并勾选上计算宽带以及寄生电容，选择需要生成 Spice 模型的频率，本例中设置了一个 50MHz 的点，如下图所示：
RLCG 生成的 Spice 都是单独频点的结果，这里我们可以在分号后加若干个频点，会生成多个 Spice 文件。如果要得到宽带的 Spice 需要用 S 参数加 Idem 工具进行转换。
Step4 仿真结果分析
仿真完成后会得到几组 RLC 的结果如下图所示：
我们可以根据下图来分析一下这些结果的拓扑和含义。
本例中设置了 6 对 pairs，那些 pairs 分别都有自身的电阻 R1-R6 和电感 L1-L6，同时每个节点都有电容值 C11-C88，这里的电容是 8 个节点对于电势为 0 处的结果。同时还有金属对之间的互容。这在本例中生成的 50MHz 的 Spice 模型中都反应了出来，如下图：
对于这里提供的节点电容补充一句，如果要计算整个线的对地电容，则需要把 C1,C2,C3,C4 加起来。而要计算两条线之间的电容则是需要把 C48,C37,C26, C16 以及更多的交叉电容都加起来。更多可参考 CST 帮助文档对于电容矩阵的解释，如下图：
上面两段看不懂也没关系，自动生成的 Spice 文件是包含了拓扑结构里的所有寄生信息了，直接用即可。
当然如果不设置 Pairs，CST 的 pRLC 求解器也可以直接得到自容和互容而不是上图中的节点电容。后面还会再单独介绍计算电容的方法，敬请期待。谢谢观赏。
分享实用的仿真技巧~ 2023-05-11 加入
专为企业/科研/教育客户提供CAE仿真软件方案
评论