简单组合逻辑电路
verilog 中的数字表示
在 Verilog HDL 中一个信号可能有如下四种基本的值：i.0：逻辑 0 或假 ii.1：逻辑 1 或真 iii.x：未知 iv.z：高阻态（三态）在门电路的输入端或是表达式中的 z 值通常会被译为一个 x 值（待确定）。通常情况下， Verilog HDL 是区分大小写的，但是作为值来表示时是不区分大小写的。
在 Verilog HDL 中有三种常量类型：(i)整型，(ii)实型，和(iii)字符串。在整型常量和实型常量中可以使用下划线（_）来增加可读性。但它不能出现在第一个和最后一个字符的位置上。
整数可以写成 (i) 简单的十进制数或者是 (ii) 带进制格式。一个写成简单十进制形式的整数由一个可省略的+或是一个-和一串数字组成。比如，15-32 其中 15 可以被写成 5 比特格 式的二进制数 01111，-32 可以写成 6 比特格式的 100000。简单的十进制数在硬件中最终会占用 32 比特。
一个数也可以被表示为进制格式，语法格式如下： [size]’base value 其中 size 代表数的比特数，base（基）是 o 或者 O（代表八进制 octal），b 或者 B（代表二进制 Binary），d 或者 D（代表十进制 Decimal），h 或者 H（代表十六进制 hexadecimal）中的一个。Value 是一个在该进制下有效的数字的序列。Value 必须是无符号的。比如， wire [4:0] 5’O37 //5 比特八进制表示 reg [3:0] 4’B1x_01 //4 比特二进制 wire [3:0] 4’d-4 //不合法，value 不能是负数 wire [11:0] 7’Hx //7 比特 x 扩展到 xxxxxxx 如果 size 设定得比设定的常数的值的大小要大，这个数会被用 0 扩展到左边，除非最左边的比特是 x 或 z，此时也会相应地用 x 或 z 扩展。如果 size 设定得更小，那左边的多余的位会被忽略。如果 size 未设定，那么就会使用 32 比特。
设计一个 BCD 码到 7 段数码管的译码器
数码管原理
7 段数码管显示器包含 7 段，编号从 a 到 g，可以用来显示一个字符。根据不同的输入类型，可能需要做类型转换。如果需要显示 4bit 的 BCD 码，则需要一个 BCD 码到 7 段数码管的译码器。下表展示了你要显示一个数字的 bit 图样。(需要注意的是，你如果需要点亮某一段，则要输出逻辑 0 到这一段，并且这个显示器的阳极需要用板上的逻辑 0 驱动)。
Nexys4 DDR 开发板包含两个 4 位 7 段数码管 LED 显示器。每个模块中 4 位的每 1 位都由 7 段组成，每一段都嵌入了一颗 LED，顺序如下图。每段的 LED 可以被单独点亮。因而通过点亮特定的段，熄灭其他段，全部 128 种图样都可以在 1 位上实现。在这 128 种图样中，10 种数字的图样最有用。
组成每一位的 7 颗 LED 的阳极被连接在一起，称为“共阳极”的电路节点，但 LED 的阴极是独立的。共阳极节点的信号可以被获取作为 4 位显示器的使能信号。不同位，相同段的阴极信号分别接到 7 个电路节点，从 CA 到 CG (比如上图中 4 位的 “D” 笔画的阴极被连接到一起，连接到 “CD”这个电路节点)。这 7 个阴极节点信号可以被获取作为 4 位显示器的输入信号。这种信号连接的方案支持了多路复用的显示，虽然每个笔 画的阴极信号是 4 位共用的，但它们只能点亮阳极信号生效的位上的笔画。
扫描显示控制器电路可以用来控制这个显示器显示一个 4 位数。这个电路根据阴极图样，以高于人眼可分辨地频率，对每一位的阳极信号进行重复地、持续地、接连地驱动。如果它的更新或“刷新”率降到大约 45 Hz 时，大多数人能看出显示在闪烁。从 Lab 8（体系结构向导和知识产权目录）开始你将设计和使用一个扫描电路。
参考代码
版权声明: 本文为 InfoQ 作者【向阳逐梦】的原创文章。
原文链接:【http://xie.infoq.cn/article/37f43f28509fbc91eb4228e83】。文章转载请联系作者。
人生享受编程，编程造就人生！ 2022-06-01 加入
某公司芯片测试工程师，嵌入式开发工程师，InfoQ签约作者，阿里云星级博主，华为云·云享专家。座右铭：向着太阳，追逐梦想！
评论