状态机设计举例_FPGA_timerring