裸奔？哒咩！

作者：杰哥-IC男奋斗史

2022 年 3 月 01 日
本文字数：2432 字
阅读完需：约 8 分钟

这是 IC 男奋斗史的第 12 篇原创

关注公众号【IC 男奋斗史】，让我们一起撸起袖子加油干！

本文 2116 字，预计阅读 6 分钟。

接上文：凤姐如何变冰冰？

本文主要介绍芯片后道封测流程。

3 芯片封装

芯片封装的流程也很复杂，通常也需要经历几十甚至上百道工序，这里我主要给大家介绍下其中的一些关键环节。

封装的第一道核心工序是晶圆切割，切割之前通常会按要求对晶圆背部进行打磨(backgrind)，使其达到封装需要的厚度。

然后再把晶圆按照 die 的大小进行切割，切割过程中会用纯水一边清洗一边降温，切割完成后晶圆上的每一颗 die 就会独立出来。

最后再根据 CP 测试输出的 Inkless Map 把晶圆上 CP 测试 pass 的 die 取出来去做封装。

对于不同的封装形式，接下来的流程都不尽相同。这里我们以 FCBGA 和 QFP 为例，给大家做简单叙述。

对于 FCBGA 封装，接下来我们会把基板、die 和金属散热片堆叠在一起，就形成了通常我们看到的 FCBGA 芯片的样子。基板相当于一个底座，为 die 提供电气与机械界面。金属散热片主要负责 die 的散热，同时也和基板一起对内部的 die 起保护作用。

对于传统的 QFP 封装，接下来我们会把 die 放到引脚框架(leadframe)里边，leadframe 通常是矩形结构，可以同时放置多个 die。

然后再对每一个 die 进行打线(wire bonding)，将 die 内部的 pad 引出到 leadframe 的引脚上，使内部的 die 到外部的引脚建立电气连接。接下来再给 leadframe 中每一个放 die 的位置灌入塑封材料，使 die 密封在内部。

最后再把 leadframe 按照每一个 die 位置切开，并把引脚压弯，这样 QFP 封装的芯片就成型了。

芯片封装是沟通芯片内部世界与外部电路的桥梁，同时还可以起到安放、固定、密封、保护芯片和增强电热性能的作用，是半导体制造业的核心技术。芯片封装就好比给芯片穿上外套，不同形式的封装代表不同样式的外套，使用环境各不相同，价格也各不相同。

而且随着摩尔定律逐渐接近极限，未来半导体集成度提高的方向很可能会往封装方面发展，2.5D/3D 封装技术也是目前半导体行业最前沿最热门的研究领域之一。

了解芯片封装流程对于从事芯片封装相关的岗位来说是很有必要的，尤其是封测厂技术人员，或者芯片研发团队的封装相关岗位如产品工程师、封装设计工程师、封装 NPI 工程师等，都属于必备技能。

4 FT 测试

FT 是 Final Test 的缩写，通常是芯片出货前的最后一道测试。FT 测试属于芯片级测试，是通过测试板(Loadboard)和测试插座(Socket)使自动化测试设备(ATE)到封装后的芯片之间建立电气连接。FT 测试的目的是筛选出满足设计规格的产品卖给客户。

FT 测试需要的硬件设备包括测试板、测试插座、ATE 测试机台、Handler 以及 Change Kit。其中 Handler 也称为自动化分类机，是用来实现 FT 测试自动化的设备，Change Kit 属于 Handler 的配套治具。

测试工程师需要基于 ATE 测试平台开发 FT 测试程序，内容通常包括电气连接性测试、功能测试和参数测试等。程序会根据测试结果 Pass 或者 Fail 进行物理分 Bin，也就是说把 pass 和 fail 芯片物理上分到不同的容器中。

这里我们也会把不同类型的 Fail 芯片分到不同的物理容器中，方便对特定类型的 fail 芯片进行分析或者重测。

FT 测试结果也是以良率的形式进行统计，FT 良率就是指 pass 芯片占测试芯片总数的百分比。FT 测试是保证芯片质量的最后一道关卡，也是芯片测试阶段最重要的环节。

理想的 FT 测试程序是 100%覆盖率，也就是说所有的测试项目全部放在 FT 测试阶段。但是这样做的成本是非常高的。

首先，FT 测试 Fail 损失的是封装后的芯片，包含了封装的成本。其次，较高的测试覆盖率需要更多的 ATE 测试资源，也就意味着 FT 测试并行度会降低，这样会增加测试成本。两个 site 并行测试比一个 site 单独测试肯定要划算。所以，需要将 FT 测试与 CP 测试综合考虑才能找到相对优化的测试方案。

例如，有一些对封装不敏感的测试项，我们就放在 CP 测，FT 不测；有一些跟封装关系特别密切的测试项，我们就可以放在 FT 测，CP 不测。总之，芯片测试(CP 和 FT)是一个整体，需要综合考量，找到较好的测试方案。

5 SLT 测试

SLT 是 System Level Test 的缩写，SLT 测试属于板级或系统级测试，也是通过测试板和测试插座使测试主机到封装后的芯片之间建立电气连接。SLT 测试的目的是提高产品板生产良率，减少产品板生产成本。

通常，半导体公司如果直接出售芯片一般不需要做 SLT 测试，FT 测试完成后就可以直接出货给客户。但是有很多半导体企业都是出售搭载芯片的产品板给客户，或者像 Intel 处理器这样功能相对固定的芯片，需要在 FT 测试之后再加一道 SLT 测试。