每周更新 | Verilog 测试用例及波形展示图功能上线
Hi,亲爱的技术伙伴,经过产研团队的努力,本周ShowMeBug有以下 4 个功能上线啦~

芯片语言 Verilog 支持测试用例
芯片语言 Verilog 支持测试用例,自动评分同步上线~ 同时,Verilog 运行支持波形图的展示,更加符合工程师的习惯
专业性:跟常用的 Verilog 波形查看器 GTK wave 类似
可交互:能够清晰展示输入输出信号,并通过点击波形图查看波形图数值变
更易用:波形具有缩放、聚焦功能
技术官在 创建编程题 时,根据题目要求选择 Verilog 语言,面试官可以通过点击“验证参考答案”查看运行结果及预期波形图结果。


笔试和面试都支持 Verilog 题目哦~

笔试现已支持顺序作答模式和自由作答模式
在试卷编辑-”设置参数”中,可设置该试卷的答题模式:
顺序作答模式:候选人笔试过程中,确认提交答案并进入下一题后,不支持返回之前的题目重新作答
自由作答模式:候选人笔试过程中,支持返回上一题重新作答;在该模式下,暂时不支持监考和回放。(版本更新进行中,请小伙伴们耐心等待~)


笔试支持候选人在一定时间范围内随来随考
在“试卷管理”-“创建考场”或“编辑考场”,可设置默认开考时间,选择时间范围,随来随考。
候选人将允许在该时间范围内根据自己的计划自由安排开考的时间。


团队成员管理支持批量操作
当团队成员过多时,批量操作能大大提高管理效率。管理员可以批量修改团队成员权限或批量删除成员。可在“成员管理”-“批量操作”中完成操作。

更多产品咨询,欢迎添加客服微信了解~

评论