逻辑和计算机设计基础，第五版

发行商 Finelybook 出版社：Pearson; 第五版（2015 年 3 月 4 日）

作者：M。莫里斯·玛诺（作者），查尔斯·基姆（作者），汤姆·马丁（作者）

语言：语言：英语

页数：672 页

ISBN-10：0133760634

ISBN-13：9780133760637

了解所有受众的逻辑和计算机设计

逻辑和计算机设计基础知识是一本详尽的最新教科书，使逻辑设计，数字系统设计和计算机设计可供所有层次的学生使用。第五版将这一广为人知的来源带入了现代标准。作者：确保所有信息都是相关和现代的。该材料着重于行业趋势，并成功地弥合了当今该领域必须比过去更高水平的抽象学生之间的差距。

逻辑和计算机设计基础知识广泛地涵盖了逻辑和计算机设计，是一种灵活组织的原始资料，使教师可以针对广泛的学生群体量身定制其用法。

资料简介：

本书以通用计算机为线索，由浅入深地讲解了逻辑设计、数字系统设计和计算机设计。其中，第 1~4 章为逻辑设计，包括数字系统与信息、硬件描述语言和组合逻辑电路、组合逻辑设计以及时序电路；第 5~7 章为数字系统设计，包括数字硬件实现技术、测试与验证对设计成本的影响、寄存器与寄存器传输以及存储器基础；第 8~12 章为计算机设计，包括计算机设计基础、指令集结构、RISC 与 CISC 中央处理器、输入输出与通道，以及存储系统。书中附有 60 多个主要来自现代日常生活中产品设计的真实例子和问题，可以激发读者的学习兴趣。

资料目录：

Logic and Computer Design Fundamentals

出版者的话

译者序

前言

第 1 章　数字系统与信息 1

1.1　信息表示 2

1.1.1　数字计算机 3

1.1.2　其他计算机 4

1.1.3　通用计算机的进一步说明 7

1.2　计算机系统设计的抽象层次 8

1.3　数制 10

1.3.1　二进制 11

1.3.2　八进制与十六进制 12

1.3.3　数字范围 13

1.4　算术运算 14

1.5　十进制编码 17

1.6　字符编码 18

1.6.1　ASCII 字符编码 18

1.6.2　校验位 21

1.7　格雷码 22

1.8　本章小结 23

参考文献 24

习题 24

第 2 章　组合逻辑电路 27

2.1　二值逻辑和逻辑门 27

2.1.1　二值逻辑 28

2.1.2　逻辑门 29

2.1.3　用硬件描述语言表示逻辑门 32

2.2　布尔代数 33

2.2.1　布尔代数的基本恒等式 34

2.2.2　代数运算 36

2.2.3　反函数 38

2.3　标准形式 39

2.3.1　最小项和最大项 39

2.3.2　积之和 42

2.3.3　和之积 43

2.4　两级电路的优化 43

2.4.1　成本标准 44

2.4.2　卡诺图结构 45

2.4.3　二变量卡诺图 47

2.4.4　三变量卡诺图 48

2.5　卡诺图的化简 50

2.5.1　质主蕴涵项 50

2.5.2　非质主蕴涵项 51

2.5.3　和之积优化 52

2.5.4　无关最小项 53

2.6　异或操作和异或门 55

2.7　门的传播延迟 56

2.8　硬件描述语言简介 58

2.9　硬件描述语言—VHDL60

2.10　硬件描述语言—Verilog67

2.11　本章小结 72

参考文献 72

习题 72

第 3 章　组合逻辑电路的设计 79

3.1　开始分层设计 79

3.2　工艺映射 82

3.3　组合功能模块 85

3.4　基本逻辑函数 85

3.4.1　定值、传递和取反 85

3.4.2　多位函数 86

3.4.3　使能 87

3.5　译码 89

3.5.1　译码器和使能结合 92

3.5.2　基于译码器的组合电路 95

3.6　编码 96

3.6.1　优先编码器 96

3.6.2　编码器的扩展 98

3.7　选择 98

3.7.1　多路复用器 98

3.7.2　基于多路复用器的组合电路 105

3.8　迭代组合电路 109

3.9　二进制加法器 110

3.9.1　半加器 110

3.9.2　全加器 110

3.9.3　二进制行波进位加法器 111

3.10　二进制减法 112

3.10.1　补码 114

3.10.2　采用补码的二进制减法 115

3.11　二进制加减法器 115

3.11.1　有符号的二进制数 116

3.11.2　有符号二进制数的加法与减法 118

3.11.3　溢出 119

3.11.4　加法器的 HDL 模型 121

3.11.5　行为描述 122

3.12　其他的算术功能模块 124

3.12.1　压缩 125

3.12.2　递增 126

3.12.3　递减 127

3.12.4　常数乘法 127

3.12.5　常数除法 127

3.12.6　零填充与符号扩展 127

3.13　本章小结 128

参考文献 129

习题 129

第 4 章　时序电路 138

4.1　时序电路的定义 138

4.2　锁存器 140

4.2.1　SR 和 SR 锁存器 140

4.2.2　D 锁存器 143

4.3　触发器 143

4.3.1　边沿触发式触发器 144

4.3.2　标准图形符号 145

4.3.3　直接输入 147

4.4　时序电路分析 148

4.4.1　输入方程 148

4.4.2　状态表 148

4.4.3　状态图 150

4.4.4　时序电路模拟 152

4.5　时序电路设计 153

4.5.1　设计步骤 154

4.5.2　构建状态图和状态表 154

4.5.3　状态赋值 160

4.5.4　使用 D 触发器的设计 161

4.5.5　无效状态的设计 162

4.5.6　验证 164

4.6　状态机图及其应用 166

4.6.1　状态机图模型 167

4.6.2　对输入条件的约束 168

4.6.3　使用状态机图的设计应用 170

4.7　时序电路的 HDL 描述—VHDL177

4.8　时序电路的 HDL 描述—Verilog184

4.9　触发器定时 191

4.10　时序电路定时 192

4.11　异步交互 194

4.12　同步和亚稳态 195

4.13　同步电路陷阱 198

本章小结 199

参考文献 200

习题 200

第 5 章　数字硬件实现 210

5.1　设计空间 210

5.1.1　集成电路 210

5.1.2　CMOS 电路工艺 211

5.1.3　工艺参数 213

5.2　可编程实现技术 215

5.2.1　只读存储器 216

5.2.2　可编程逻辑阵列 217

5.2.3　可编程阵列逻辑器件 219

5.2.4　现场可编程门阵列 221

5.3　本章小结 224

参考文献 224

习题 225

第 6 章　寄存器与寄存器传输 227

6.1　寄存器与加载使能 227

6.2　寄存器传输 230

6.3　寄存器传输操作 231

6.4　VHDL 和 Verilog 中的寄存器传输 233

6.5　微操作 233

6.5.1　算术微操作 234

6.5.2　逻辑微操作 235

6.5.3　移位微操作 236

6.6　对单个寄存器的微操作 237

6.6.1　基于多路复用器的传输 237

6.6.2　移位寄存器 239

6.6.3　行波计数器 242

6.6.4　同步二进制计数器 244

6.6.5　其他类型计数器 247

6.7　寄存器单元设计 249

6.8　基于多路复用器和总线的多寄存器传输 253

6.8.1　高阻态输出 254

6.8.2　三态总线 255

6.9　串行传输及其微操作 256

6.10　寄存器传输控制 259

6.11　移位寄存器和计数器的 HDL 描述—VHDL272

6.12　移位寄存器和计数器的 HDL 描述—Verilog273

6.13　微程序控制 275

6.14　本章小结 276

参考文献 276

习题 277

第 7 章　存储器基础 283

7.1　存储器定义 283

7.2　随机访问存储器 283

7.2.1　读写操作 284

7.2.2　定时波形 285

7.2.3　存储器特征 286

7.3　SRAM 集成电路 287

7.4　SRAM 芯片阵列 292

7.5　DRAM 芯片 294

7.5.1　DRAM 单元 294

7.5.2　DRAM 位片 296

7.6　DRAM 分类 29

关注微信公众号“计算机与 AI”，后台私信回复 20201215 即可获取 PDF 下载链接。