FPGA：Verilog HDL 程序的基本结构

2023-01-25
甘肃
本文字数：1493 字
阅读完需：约 5 分钟

⭐本专栏针对 FPGA 进行入门学习，从数电中常见的逻辑代数讲起，结合 Verilog HDL 语言学习与仿真，主要对组合逻辑电路与时序逻辑电路进行分析与设计，对状态机 FSM 进行剖析与建模。
🔥本文已收录于 MySQL 系列专栏：FPGA 欢迎订阅，持续更新。
🔥文章和代码已归档至【Github仓库】，需要的朋友们自取。或者关注公众号【AIShareLab】，回复 FPGA 也可获取。

简单 Verilog HDL 程序实例

Verilog 使用大约 100 个预定义的关键词定义该语言的结构

Verilog HDL 程序由模块构成。每个模块的内容都是嵌在两个关键词 module 和 endmodule 之间。每个模块实现特定的功能。
每个模块先要进行端口的定义，并说明输入（input) 、输出（output) 和双向（inout)，然后对模块功能进行描述。
除了 endmodule 外，每个语句后必须有英文的分号(;)。
可以用/* --- */和//…..，对 Verilog HDL 程序的任何部分做注释。

半加器程序实例

/* Gate-level description of a half adder */module HalfAdder_GL(A, B, Sum, Carry);  input  A ,B ;    //输入端口声明  output  Sum, Carry ;      //输出端口声明  wire A ,B , Sum ,Carry ;     xor X1 (Sum, A, B );  and A1 (Carry, A, B);  endmodule

复制代码

/* Dataflow description of a half adder */module HalfAdder_DF(A, B, Sum, Carry);  input  A ,B ;        output  Sum ,Carry ;   wire A ,B，Sum ,Carry ;   assign   Sum = A ^ B;   assign   Carry = A & B; endmodule

复制代码

/* Behavioral description of a half adder */module HalfAdder_BH(A, B, Sum, Carry);  input  A ,B ;         output  Sum ,Carry ;   reg Sum ,Carry ;        //声明端口数据类型为寄存器  always @(A or B)  begin  Sum = A ^ B;        //用过程赋值语句描述逻辑功能  Carry = A & B;  endendmodule

复制代码

2 选 1 数据选择器的程序实例

module mux2to1(a, b, sel, out);  input a, b, sel;   //定义输入信号  output out;        //定义输出信号  wire selnot,a1,b1; //定义内部节点信号数据类型 //下面对电路的逻辑功能进行描述  not U1(selnot, sel);  and U2(a1, a, selnot);  and U3(b1, b, sel);  or  U4(out, a1, b1); endmodule

复制代码

module mux2_1(out, a, b, sel) ;    output   out;    input  a, b;    input sel;     reg out;
    always @(sel or a or b)       begin          if (sel)                       out = b;          else     out = a;       endendmodule

复制代码

行为描述：

module mux2_1(out, a, b, sel) ;    output   out;    input  a, b;    input sel;    reg out;    always @(sel or a or b)       begin          case (sel)              1’b0 :  out = a;              1’b1 :  out = b;          endcase       endendmodule

复制代码

Verilog HDL 程序的基本结构

模块定义的一般语法结构如下：

module模块名(端口名1，端口名2，端口名3,…) ;  端口类型说明(input, output, inout);  参数定义(可选);  数据类型定义(wire, reg等);
  实例化低层模块和基本门级元件;  连续赋值语句(assign);  过程块结构(initial和always)    行为描述语句;endmodule

复制代码

几种描述方式小结：

结构描述（门级描述）方式：

一般使用 Primitive（内部元件）、自定义的下层模块对电路描述。主要用于层次化设计中。

数据流描述方式：

一般使用 assign 语句描述，主要用于对组合逻辑电路建模。

行为描述方式：

一般使用下述语句描述，可以对组合、时序逻辑电路建模。

initial 语句
always 语句

欢迎关注个人公众号【AIShareLab】，一起交流更多相关知识，前沿算法，Paper 解读，项目源码，面经总结。

发布于: 刚刚阅读数: 4

原文链接:【http://xie.infoq.cn/article/81362019d35b8ffad8684e221】。未经作者许可，禁止转载。

timerring

关注

公众号【AIShareLab】 2022-07-14 加入

公众号【AIShareLab】

发布

暂无评论

创作场景

FPGA：Verilog HDL 程序的基本结构

简单 Verilog HDL 程序实例

半加器程序实例

2 选 1 数据选择器的程序实例

Verilog HDL 程序的基本结构

timerring

评论