不抖机灵！让工程师来告诉你做芯片是如何烧钱的！

这是 IC 男奋斗史的第 33 篇原创

本文 3742 字，预计阅读 8 分钟。

大家应该都知道做芯片是一件非常烧钱的事情。经常看到新闻通稿，某某公司融资了 xx 亿，外行乍看之下觉得好多钱啊，但实际上可能只够该公司烧一年。那么做芯片到底有多烧钱？钱都花在哪哪些地方了？这篇文章杰哥将从芯片设计公司的角度切入，详细讲解芯片研发与生产的成本结构。文中有很多具体的金额数字，都是杰哥根据自己的经验估算的，可能跟实际情况存在偏差，请大家不必深究，仅供参考。文中如有错误，还请大家批评指正！

前情提示，货币单位为美元的会单独标明，没有标明货币单位的均为人民币。

芯片研发成本

芯片研发成本主要包含 IP 采购、前端设计、验证、DFT 设计、后端设计、封装设计、回片测试以及流片 8 个部分费用。

IP 采购是芯片研发中不可忽视的一个环节。费用模式通常分为一次性授权、产品单独授权，或者两者叠加起来。例如，手机处理器芯片、AI 芯片等都需要集成 CPU 模块，目前国内大部分芯片设计公司都采购 Arm 的 CPU 核。

前端设计、验证、DFT 设计、后端设计、封装设计支出主要以研发人员的人力投入为主，此外还包含 EDA 软件的使用费、FPGA 和 Zebu 等验证平台的硬件费用。

回片测试包含测试硬件、RA 实验、ATE 机台使用以及研发人力投入等成本。

以手机处理器芯片或者 AI 芯片为例，假设前端设计+验证的时间周期为 4 个月，平均每个月人力投入为前端 20 人+验证 40 人，按照工程师平均每月薪资 5 万计算（下文所有人力投入都参考这个标准计算），人力支出约为 1200 万。EDA 软件按照 60 人使用 4 个月计算，费用约为 240 万，FPGA 和 Zebu 的硬件费用约为 60 万。总费用为 1500 万。

DFT 设计+后端设计+封装设计周期为 2.5 个月，平均每个月人力投入为 10+20+10 人，人力支出为 400 万。EDA 软件按照 40 个人使用 2.5 个月计算，约为 100 万。总费用为 500 万。

回片测试中，测试硬件包括 CP 测试探针卡(2pcs 总共 200 万)、FT 测试 loadboard+socket+change kit(3 套约 50 万)、SLT 测试 board+socket+kit(12 套约 60 万)；RA 实验整体外包费用约 300 万；ATE 机台使用费约 100 万；回片测试到 release 到生产的周期约为 6 个月，平均每月需要投入 3 个人力，总支出为 90 万。总计约 800 万。

假设 AI 芯片集成了 4 个外购 IP，研发阶段 IP 一次性授权按照每个 300 万计算，总费用约为 1200 万。

以上研发费用总计约为 4000 万。

芯片设计外包模式

从前面的分析我们可以看出，芯片研发需要大量的人力投入以及不同团队的分工协作。对于初创企业来说，短期内根本无法搭建芯片研发需要的所有团队。但是为了让第一款产品尽快完成研发并发布到市场，外包出去一部分任务是一个比较好的解决方案。

通常芯片设计外包有以下几种模式：

所有的设计环节全部外包，设计公司只提供产片设计方案与需求文档。但很少有设计公司这么操作；

除了前端设计+验证外，DFT+后端+封装+回片测试全部外包出去。大部分芯片设计初创企业第一款产品都是按照这个模式；

前端+验证+DFT+后端+封装设计全部自己做，回片测试部分外包出去。有一定规模的芯片设计初创企业会选择这个模式；

前端+验证+DFT+后端+封装设计+回片测试全部自己做；

典型的外包厂商例如广东利杨、月芯科技、摩尔精英等，收费模式按照合作模式区分。以其中 DFT+后端+封装设计+回片测试外包为例，基本费用约 1300 万。

是否外包，主要看公司规模和发展阶段。如果是初创企业的第一款芯片研发项目，由于团队研发团队建立需要时间，选择第二种模式是比较合理的。如果企业发展到一定规模，还是应该选择第三种模式或者连回片测试也自己做。

选择第二种模式的优势是，芯片设计服务公司有成熟的研发团队，可以快速支持 DFT+后端+回片测试工作，比自己建立团队要节省成本与时间。劣势是合作效率没有公司内部高，供应商支持力度会直接影响项目进度。选择第三种模式的优势是，项目推动全是公司内部，团队合作效率高。劣势是需要建立完整的后端与测试团队，人力成本非常高。

芯片生产成本

芯片生产成本主要包括流片 mask、晶圆、CP 测试、封装、FT 测试、SLT 测试以及其他。

1 流片 mask 成本：一次性费用，按照 mask 层数计算

在芯片设计完成后，会生产复杂的图形文件，一般来说会有几十层到上百层。这些图形文件需要在光罩厂做 Mask（掩膜版）。工艺节点越高，流片价格越贵，因为高工艺需要更多的 Mask。例如在 16nm 制程上，需要大约 60 张 Mask，而 7nm 可能就需要上百张 Mask。

据统计，目前最便宜的 ASIC 流片成本也需要几十万一次，例如 180nm 的流片成本大概是 50 万元，55nm 的成本约 200 万元。但是 16nm 的成本就飙升到了 3000 万-5000 万元，到了 7nm 最低也要过亿。所以通常用“千万级乃至上亿”去形容流片成本并不为过。

由于研发阶段流片生产的芯片数量少，成百上千万的掩膜费用平摊到每个芯片来看，成本也极为高昂。但到了量产阶段，尤其是产品的出货量比较大，一次性流片费用平摊到数十万颗芯片上时，相对成本就低了很多。

另外，为了解决高昂的流片价格，业内也演变出两种流片方式，分别是 Full Mask 和 MPW。

MPW（Multi Project Wafer）是很多小设计公司采用的流片方式。简单来说，MPW 就是将多个具有相同工艺的集成电路设计放在同一硅片上流片，按面积分摊流片费用。晶圆代工厂每年会在固定时间（大多是 Q4）放出次年的 MPW 计划表，各家公司可以根据自己的需求提供订单。通常来讲，越是先进的工艺，安排的 MPW 频率越高，较为成熟的工艺安排 MPW 的频率很低。

据晶圆厂的内部人士透露，先进工艺即 55nm 以下，通常 FAB 厂会事先将晶圆划好 ABCD 等多个区域并报价。各家设计公司根据自己的情况去预订一个或多个区域，同时各家公司可以进一步选择在自己区域里，放多个项目的测试片进去，这些不同的项目以不同的 LOGO 来区分。

Full Mask 就是指整个晶圆制造过程中的全部 Mask 都是为某个芯片所用，显然投片的成本非常高。但是，这种方式可以将流片和后续量产缩短三个月左右时间。在与市场赛跑的过程中，更短的流片周期与生产周期都可以转化为更强的竞争力。

2 晶圆成本：按照出货片数每片计算

晶圆价格也是按照工艺节点区分的。以台积电 12 寸晶圆(直径 300mm)为例，40nm 成本每片大约在 1500～2000 美元，16nm 成本每片大约在 4000～5000 美元之间，7nm 成本每片大约在 9300 美元左右，5nm 代工价格约为 17000 美元，3nm 价格预计会达到 30000 美元左右。

一个 FAB lot 通常包含 25 片晶圆。每片晶圆上包含一定数量的相同的晶粒（die），die 面积越大，每片 wafer 上的 gross die 数量越少，单颗芯片的成本也就越高。以 12 寸晶圆为例，云端 AI 芯片每片 wafer 的 gross die 数量从几十到几百不等，边缘端 AI 芯片或者手机处理器芯片每片 wafer 的 gross die 数量从几百到上千。

另外单颗芯片的成本还跟良率相关。每片 wafer 可以产出的良品数量=gross die 数量*量产良率，这个量产良率是指 CP 测试良率、封装良率、FT 测试良率与 SLT 测试良率的乘积。

不同工艺节点的产品量产良率不同，通常工艺节点越先进，良率越低。例如台积电 16nm 的参考良率为 70%～80%之间，7nm 的参考良率在 20%～30%之间。

所以单颗芯片的晶圆成本 = 每片 wafer 的价格 / (每片 wafer 的 gross die*量产良率)。

3 CP 测试成本：按照每片 wafer 计算，以 ATE 测试机时折算成单片 wafer 的测试成本

以手机处理器芯片或者 AI 芯片为例，通常 CP 测试包含 2 道或者 3 道测试流程，例如 CP1@25C--> CP2@0C-->CP3@85C。CP 测试的成本是按照 ATE 机台的测试费用折算的，例如一片 wafer 的测试时间分贝是 CP1 2hours+CP2 1.5h + CP3 1.5h，总的 CP 测试时间就是 5h。按照 ATE 机台每小时 100 美元的使用费用，每片 wafer 的 CP 测试费用就是 500 美元。折算到单颗良品芯片的 CP 测试成本按照如下公式计算：

单颗芯片的 CP 测试成本 = 每片 wafer 的 CP 测试费用 / (每片 wafer 的 gross die*量产良率)。

4 封装成本：包含基板与封装材料等，按照单颗芯片计算

芯片设计公司通常把封装包括材料与加工费用一起外包给封装厂，封装厂直接按照单颗芯片的封装费用报价。不同的芯片封装类型价格差异较大。通常封装尺寸越大，晶圆工艺越先进，封装费用越高。这是因为封装费用中占主要份额的，其实是基板。基板尺寸越大，费用越高。这是因为尺寸越大，基板消耗的材料越多，加工难度也越大。尤其是大尺寸基板也需要有很好的平整度，这个也是限制基板尺寸最重要的因素。

手机处理器芯片或 AI 芯片使用的封装形式通常包含 FCBGA，FCCSP，CoWoS 等。以 FCBGA 封装为例，42.5*42.5 尺寸的封装费用大约在 15 美元，其中基板是大头，约占 12 美元；47.5*47.5 尺寸封装的费用大约在 30 美元，其中基板约占 25 美元。

5 FT 测试成本：按照 ATE 机时折算成单颗芯片费用

FT 测试也是按照单颗芯片报价，通常 FT 测试包含 2 道或者 3 道测试流程，例如 FT1@25C--> FT2@85C-->FT3@-40C。FT 测试的成本是按照 ATE 机台的测试费用折算的。例如一颗芯片的测试时间分别是 FT1 2min+FT2 2min+FT3 2min，总的 FT 测试时间就是 6min，也就是说单 site 情况下一个小时可以测 10 颗。按照 ATE 机台每小时 100 美元的使用费用，每颗芯片的 FT 测试费用就是 10 美元。

6 SLT 测试成本：按照 handler 机时费用折算成单颗芯片费用

SLT 测试也是按照单颗芯片报价，通常 SLT 测试包含 1 道或者 2 道测试流程，例如 SLT1@25C--> SLT2@85C。SLT 测试的成本是按照 handler 机台的测试费用折算的，例如一颗芯片的测试时间分别是 SLT1 20min+SLT2 10min，总的 SLT 测试时间就是 30min。也就是说单 site 情况下一个小时可以测 2 颗芯片，如果是 12 个 site 每小时就可以测试 24 颗。按照 handler 机台每小时 60 美元的使用费用，每颗芯片的 SLT 测试费用就是 2.5 美元。

7 其他成本包括外观检测、包装与运输以及仓库存储等

外观检测：leadscan 机台扫描，人工目检，按照单颗报价；

包装：包含 tray，铝箔袋，纸盒，纸箱，干燥机，抽真空，湿度卡；

仓库存储：与库存周期相关，库存周期越长，成本越高；

通常这三项成本加起来，平均到每颗芯片的价格不会超过 1 美元。

以上就是一颗芯片从设计到量产投放市场加起来的所有费用。粗略算算，一亿人民币也就是洒洒水而已啦！所以，杰哥真心佩服做芯片创业的老板们，承受的压力远超其他行业，毕竟做芯片是如此地烧钱。

全文完。