基于Verilog HDL的状态机描述方法_FPGA_timerring