Verilog 的debug技巧(1)